Acute
儀器應用實例(一)
使用Acute的邏輯分析儀及數字訊號源發生器來做Altera
CPLD乘法器的驗證工具。準備工具有Acute邏輯分析儀、Acute數字訊號源發生器及Altera
EPM7128S 實驗板一片。此Altera
CPLD實驗板上，必需要有一顆EPM7128S芯片，該芯片電源及地線的端口接腳，已經接到適當的電源及地線上。芯片的輸出入端口都接到排針(Pin
Header)上，以利邏輯分析儀和數字訊號源發生器的連接使用。實驗板的電路圖如下:
使用時利用Altera的開發軟件，先將CPLD的源碼加以編譯，並將編譯的結果利用JTAG方式(JP2)，寫入EMP7128S芯片中。
以下是CPLD的AHDL程式源碼:
INCLUDE "LPM_MULT.inc";
SUBDESIGN MyMul
(
DataInA[4..0] :
INPUT;
DataInB[4..0] :
INPUT;
DataOut[9..0] :
OUTPUT;
)
VARIABLE
Mul :LPM_MULT
with( LPM_WIDTHA = 5, LPM_WIDTHB = 5,
LPM_WIDTHS = 5,
LPM_WIDTHP = 10 );
BEGIN
Mul.dataa[]
= DataInA[];
Mul.datab[]
= DataInB[];
DataOut[] =
Mul.result[];
END;
然後將Acute邏輯分析儀的通道0至9，接到JP1的Pin
Header上(EPM7128S定義的DataOut[9..0])，將Acute數字訊號源發生器的通道0至9，接到JP1的Pin
Header(EPM7128S定義的DataInA[4..0]及DataInB[4..0])。